要想在一年後賺起一億華夏幣，李飛肯定不能先研發Risc芯片架構，因為先設計出Risc架構，如果沒有大量的芯片商用，也是一種資源浪費，

  所以，李飛決定先設計芯片，先賺錢，完成原始資本積累的第一步才是最重要的。

  李飛在21世紀，是設計手機芯片的總工程師，設計一款21世紀功能機的基帶和射頻芯片，是完全沒有問題。

  在1996年，手機還是磚頭（雖然摩托羅拉剛剛發布世界第一款翻蓋手機，但國內市場還沒有），稱為大哥大，價格非常昂貴，手機普及率非常低，市場幾乎被nokia和摩托羅拉控製，

  如李飛設計一款手機芯片，是非常有市場的!

  但是，李飛經過一番分析，不得不否決了，隻因時機沒有到!

  因為現在李飛是一個人，手機芯片工作量太大了，憑借一個人設計，光芯片設計的周期可能花費大半年。

  手機芯片是把數千萬級，甚至上億個mos管或者三極管集成拇指大小的芯片上，工作量可想而知。

  另外，這資金的壓力，龐大的資本支出，也是李飛無法承受的，

  不過，最重要的是目前芯片製造工藝技術沒有達到，在1996年芯片最先進的製程隻有500nm，

  李飛目前設計的芯片製造工藝至少100nm，不然芯片的功能就無法實現。

  所以，李飛不得不先放棄手機芯片，決定先設計芯片是簡單實用的，芯片設計周期快，能迅速變為現金，

  於是，李飛喝了一口茶後，關掉電腦，決定前往大深市華強北電子市場，了解當今電子產品銷售情況。

  在1996年，大深市華強北雖然沒有21世紀高樓大廈多，但非常繁華，來自於全國各地的商客，大量地購買電子產品，家庭VCD，BB尋呼機，磁帶單放機…，

  …

  李飛就根據華強北暢銷的電子產品，準備進行芯片設計，

  不過，李飛在分析這些電子產品時，又直接否決了，發現這些電子產品快要過時，現在投入資金研發芯片，實在是浪費資金，

  因為這些電子產品的芯片早已經被跨國巨頭掌控，現在介入芯片已經太晚了，例如vcd解碼芯片，bb尋呼機的芯片，

  而且vcd播放器隨著電腦的普及，也逐漸淘汰，BB尋呼機，磁帶單放機，這兩款電子產品隨著手機和電腦普及，也逐漸淘汰，基本屬於過渡電子產品。

  李飛經過一番思考，認為mp3播放器有市場，

  可是，時間太早了，現在電腦沒有廣泛的普及，而且華夏國在1995年剛聯通世界互聯網。

  在華夏國，mp3播放器熱銷大概是在2003~2005年，不過，隨著手機自帶mp3功能，mp3也是很快在電子市場消失。

  所以李飛認為設計MP3的芯片也不是一個好的選擇!

  李飛結合目前的市場和消費水平，決定設計一款收音機芯片比較合適，

  1996年，網絡不發達，收音機有大量的市場，且芯片設計簡單周期短，成本低，變現速度快！

  用收音機芯片也可以做技術儲備，後續更新升級把收音機功能添加到手機上。

  李飛經過一番調查，市場上收音機芯片很多，且價格不菲，例如Sony的FM/AM芯片CAX1019p，以及飛利浦FM芯片TDA7088T，國內收音機芯片YR060，

  李飛買回這些收音機芯片，經過收音機測試和芯片參數查看，發現這些收音機芯片有很多缺點，例如：芯片采用是雙極型，也就是三極管，耗電量極大，芯片外圍元器件過多，造成收音機加工和維修不便，芯片的功能比較差，容易受到幹擾竄台…。

  …

  李飛就總結目前市場上FM芯片的缺點，並且認為要想在FM芯片市場上突圍，就必須解決這些缺點，芯片設計必須差異化，簡單化，

  同時，在芯片商業推廣上，李飛采用21世紀極為流行一站式方案的商業模式：向客戶提供的總體解決方案，也即是說任何人都可以生產收音機，隻要按照李飛提供的電子電路圖紙生產製造，非常簡單。

  確定了芯片的目標和要求後，李飛就開始製定FM芯片規格：

  首先在芯片的製造上，采用最新500nm工藝製程，

  在芯片耗電量上，李飛決定采用CMOS工藝，

  CMOS工藝在芯片耗電量非常有優勢，CMOS集成電路具有功耗低、速度快、抗幹擾能力強、集成度高等眾多優點。

  而FM芯片的CMOS工藝在華夏國直到2016年研發成功，

  FM芯片外圍一定要少，一款FM芯片總器件不超過10個，

  那麽，需要把FM的調諧器，壓控振蕩器，中頻濾波器，運算放大器，混頻器，音頻放大器…，全部集成在芯片內部上。

  FM芯片提供兩種規格：貼片式封裝和插件式封裝。

  FM收音頻段：76MHZ~108MHZ。

  ...

  製定了FM芯片規格後，李飛就開始設計芯片，

  而芯片設計一般分為前端的邏輯設計和後端的物理設計，

  芯片前端設計的開始任務是對FM的芯片內部模塊進行合理地劃分功能，以及確定各個模塊的功能指標，例如：中頻濾波器，運算放大器，混頻器，音頻放大器…

  再輸入硬件描寫語言，以代碼來描述去實現模塊功能，並生成電路圖和狀態轉移圖，然後再用ce的Verilog－XL，C-Verilog進行仿真，確定模塊電路設計是否正確，

  接著，用ce的PKS輸入硬件描述語言轉換成門級網絡表list，去確定電路的麵積，時序等目標參數上達到的標準，確定相關參數後，再一次進行仿真，確定模塊電路是否無誤，

  然後，進行後端設計的數據準備，是確定前期邏輯設計用硬件描述語言生成的門級網絡表list，以及模塊電路與芯片製造工廠提供的標準單元、宏單元和I/OPad的庫文件相等一致...

  再進行芯片布局，芯片布線...